(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2003 年12 月31 日 (31.12.2003)

PCT

(10) 国際公開番号 WO 2004/001701 A1

(51) 国際特許分類7:

G09C 1/00,

H03M 13/15, H04L 9/30, G06F 11/10

(21) 国際出願番号:

PCT/JP2002/006166

(22) 国際出願日:

2002年6月20日(20.06.2002)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(71) 出願人 (米国を除く全ての指定国について): 株式会社 日立製作所 (HITACHI, LTD.) [JP/JP]; 〒101-8010 東京都千代田区 神田駿河台四丁目 6番地 Tokyo (JP).

-- - --

(72) 発明者; および

(75) 発明者/出願人(米国についてのみ): 外村 元伸(TONO-MURA,Motonobu) [JP/JP]; 〒185-8601 東京都 国分寺市 東恋ヶ窪一丁目 280番地 株式会社 日立製作所

中央研究所内 Tokyo (JP). 近藤 雄樹 (KONDOH,Yuki) [JP/JP]; 〒185-8601 東京都 国分寺市 東恋ヶ窪一丁目 2 8 0 番地 株式会社 日立製作所 中央研究所内 Tokyo (JP).

- (74) 代理人: 小川 勝男 (OGAWA,Katsuo); 〒103-0025 東京都 中央区 日本橋茅場町二丁目 9番 8号 友泉茅場町ビル 日東国際特許事務所 Tokyo (JP).
- (81) 指定国(国内): CN, JP, KR, US.
- (84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).


添付公開書類:

-- 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: CODE CALCULATING DEVICE

(54) 発明の名称: 符号演算装置



A product-sum (57) Abstract: calculating unit varies the parameters preset in first and second registers (201, 202) so as to instruct a matrix value calculating section (30) to calculate a matrix value for an error-detecting code (CRC) or for an elliptic curve cryptography (ECC). Then the unit changed the matrix value held in a matrix value register (51) so as to perform a product-sum calculation of the matrix value and data preset in a third register. Thus the unit is used commonly both for CRC encoding calculation and ECC encrypting calculation.

(57) 要約:

第1、第2レジスタ201、202に設定されたパラメータを変えることによって、誤り検出符号(CRC)用行列値又は楕円曲線暗号(ECC)用行列値を行列値演算部30で生成し、行列値レジスタ51に保持する行列値を切替えることによって、前記行列値と第3レジスタに設定されたデータとの積和演算を実行する積和演算部をCRC符号化演算とECC暗号化演算とに共用する。



明 細 書

符号演算装置

技術分野

5 本発明は、通信データ用の符号演算装置に関し、更に詳しくは、ディジタル・パケットデータの送受信において必要となる誤り検出(訂正)符号の生成とデータ暗号化/復号化処理のための符号演算装置に関する。

背景技術

20

25

ディジタル通信装置では、データの機密性保持およびネットワーク上での信号誤りの発生に備えて、パケットデータの暗号化/復号化機能と誤り検出(訂正)符号の生成機能が必要となる。音声データやテキストデータの他に、情報量の多い静止画像や動画像等の通信ニーズが増えるに従って、ディジタル通信装置には、データ転送速度の高速化に適した暗号化/復号化技術と誤り検出(訂正)符号の生成技術が要求されてきている。

データパケットの誤り検出符号としては、例えば、誤り訂正は行わずに誤り検出のみを目的としたCRC (Cyclic Redundancy Check Codes: 巡回冗長検査符号) がよく使われる。CRC演算式については、例えば、Ramabadran, T. V. and Gaitonde S. S. "A Tutorial on CRC Computations", IEEE Micro, vol. 8、No. 4、pp. 62-75、Aug. 1988 に記載されている。

一方、データの機密性を保持するために使用される暗号方式としては、RSA暗号が有名である。しかしながら、RSAでは、暗号/復号鍵として1024ビットの長い符号を必要としているため、最近では、符号長が160ビット程度と短くて済む楕円曲線暗号 (ECC: Elliptic Curve Cryptography)が注目されている。楕円曲線暗号処理に関する文献としては、例えば、Moon, S.、Park, J. and Lee, Y.、"Fast VLSI Arithmetic Algorithms

15

for High-Security Elliptic Curve Cryptographic Applications" IEEE Trans. Consumer Electronics、vol. 47、No. 3、pp. 700-708、Aug. 2001 がある。上記文献には、楕円曲線暗号 (ECC) に必要な演算式と、ECC処理を実現した大規模集積回路の1例について説明されている。

RSAは、桁上げ伝播が発生するモジュラー演算を採用しているため、ハードウェア量が多くなる。これに対して、ECCは、以下に説明するように、桁上げ伝播が発生しないガロア体(有限体)をベースにしているため、データの暗号/復号化をコンパクトなハードウェアで実現できる。

10 式(1)が示すガロア体上のn次多項式g(x)によるモジュラー演算 (mod) を考える。

$$g(x) = x^{n} + g_{n-1}x^{n-1} + \cdots + g_{1}x + 1$$
 (1)

この多項式のガロア体は、一般に $GF(2^n)$ と表記される。係数 g_i の値は"0"または"1"であり、 $g_i \in GF(2)$ と表記される。また、GF(2)の係数項内では、排他的論理和(EOR)演算(Θ)が行われるが、本明細書では、特に混乱しない限り(+)演算子で代用する。

今、長さnのデータを表現する次の3つの多項式について考える。

$$a(x) = \sum_{i=0}^{n-1} a_i x^i$$
, $b(x) = \sum_{i=0}^{n-1} b_i x^i$, $c(x) = \sum_{i=0}^{n-1} c_i x^i$, 但 U_i , a_i , b_i , $c_i \in GF(2)$

20 ECCの場合、共通鍵または秘密鍵と呼ばれる暗号鍵を示すデータを多項式 a(x) とし、この暗号鍵が適用される送受信データを多項式 b(x) とすると、送信側における暗号化データ、または受信側における 復号化データ(元の平文データ)は、次式(2)の演算結果 c(x) として得られる。

25
$$c(x) \equiv a(x) \cdot b(x) \mod g(x)$$
 (2)

式(2)を詳しく書くと、次式(3)にようになる。

20

3

$$\sum_{i=0}^{n-1} c_i x^i \equiv \begin{pmatrix} n-1 \\ \sum_{i=0}^{n-1} a_i x^i \end{pmatrix} \begin{pmatrix} n-1 \\ \sum_{i=0}^{n-1} b_i x^i \end{pmatrix} \mod g(x)$$
 (3)

文献: Mastrovito, E.D., "VLSI Designs for Multiplication over Finite Fields GF(2^m)"、Proc. Sixth Int'l Conf. 「Applied Algebra, Algebraic Algorithms, and Error-Correcting Codes (AAECC-6)」pp. 297-309, Jul. 1988 と、公開公報 WO 91/20028 号(発明の名称「Universal Galois Field Multiplier」)において、Mastrovitoは、式(3)を次の行列形式に変換することを試みている。

$$\begin{bmatrix} c_{0} \\ c_{1} \\ \vdots \\ c_{n-1} \end{bmatrix} = \begin{bmatrix} m_{00} & m_{01} & \cdots & m_{0,n-1} \\ m_{10} & m_{11} & \cdots & m_{1,n-1} \\ \vdots & \vdots & \ddots & \vdots \\ m_{n-1,0} & m_{n-1,1} & \cdots & m_{n-1,n-1} \end{bmatrix} \begin{bmatrix} b_{0} \\ b_{1} \\ \vdots \\ b_{n-1} \end{bmatrix}$$

$$(4)$$

$$\mathbf{c} = \mathbf{M} \cdot \mathbf{b} \tag{5}$$

式 (4) における $n \times n$ の行列Mは、Mastrovito 行列と呼ばれており、 行列Mの値は、多項式a(x) とg(x) から前もって計算することができる。 一方、CRCの値は、送信メッセージ(または受信メッセージ)の データを多項式b(x)で示した場合に、次式(6)で示すように、 $x^n \cdot b(x)$ を多項式g(x)で割った時に得られる余りc(x)として算出される。

$$c(x) \equiv x^n \cdot b(x) \mod g(x) \tag{6}$$

ここで、 $x^n \cdot b(x)$ は、データb(x)をnビット左シフトすることを意味しており、データの送信側では、式(6)で算出されたCRCの値:多項式c(x)を送信データb(x)に加算した形で、伝送路に送出する。

データの受信側では、CRC付きの受信データ b(x)に対して同様の 演算を行い、演算結果 c(x)が 0 となった場合、極めて高い確率で受信

データ b(x) には誤りがないものと判定する。

式 (2) と式 (6) とを比較すると、CRCとECCの演算式が極めて類似していることがわかる。両者の違いは、CRCの場合、データ b(x) に乗算される値が n 次の x^n であるのに対して、ECCの場合は、n-1 次の多項式 a(x) となっている点にある。

Mastrovito行列について述べた上記文献では、BCHやReed-Solomonと呼ばれる誤り訂正方式を式(2)で一般的に取り扱おうとしているように思われる。しかしながら、上記文献には、これらの符号化方式を具体的にどのようにして式(2)に結びつけるかについて具体的な記載がない。また、後述する本発明が着目したCRC符号の行列表現に関して、上記文献には何ら示唆されていない。

発明の開示

10

20

本発明の目的は、誤り検出処理と暗号/復号化処理に共用できる符号演算 15 装置を提供することにある。

本発明の他の目的は、誤り検出処理と暗号/復号化処理に共用できるガロア体(有限体)符号演算装置を提供することにある。

本発明の更に他の目的は、誤り検出処理用と暗号/復号化処理用の行列値 を同一の行列値演算部で算出し、これらの行列値を選択的に利用して、誤り 検出処理と暗号/復号化処理を行うようにした符号演算装置を提供すること にある。

本発明の更に他の目的は、コンパクトなハードウェア構成で誤り検出処理と暗号/復号化処理を実行できるパケット通信装置を提供することにある。

これらの目的を達成するために、本発明では、ガロア体ベースのCRCと ECCの演算式の類似性に着目し、CRC演算とECC演算のためのハード ウェアを共通化することを特徴とする。

CRCと楕円曲線暗号ECCの演算処理を共通化しようとした場合、容易に考えられる解決方法の1つは、式(2)で示したECC演算でデータb(x)に乗算される多項式 a(x)の次数を n-1 次から n 次に上げることによって、式(6)で示したCRC演算における xⁿの次数と一致させておき、CRC演算を行う場合は、多項式 a(x)の n 次の係数部を使用する方法である。しかしながら、このように多項式 a(x)の次数を増やす方法では、本質的な解決策とはならない。

本発明では、ガロア体モジュロ演算がもつ次の性質を利用して、C RCとECCの演算処理を共通化する。

10 すなわち、式 (1) が示すように、ガロア体モジュロ演算に適用される既約多項式 g(x) は、 x^n の係数 g_n が "1" となっている。そこで、式 (6) が示す CRC 演算に適用される n 次以上の高次項 x^n を g(x) でモジュロ演算し、n-1 次以下の余りの項にリダクションすると、次の多項式 (7) が得られる。

15
$$x^n \mod g(x) \equiv g_{n-1}x^{n-1} + \cdots + g_1x + 1$$
 (7)

ここで、式(7)の右辺を

20

$$g'(x) = g_{n-1}x^{n-1} + \cdots + g_1x + 1 \tag{8}$$

と置き換えると、式(6)に示したCRCの演算式は、次式(9)のように変形され、ECCの演算式(2)と同様に、データb(x)に乗算される多項式の次数をn-1次にすることができる。

$$c(x) \equiv g'(x) \cdot b(x) \mod g(x)$$
 (9)

CRCの値は、a(x)に代えて g'(x)の値をセットすることにより、式(9)に従って算出できる。

また、 x^n よりも更に高次の項 x^{n+1} を g(x) でモジュロ演算すると、式 25 (7)を利用して、次式 (10) が示すように、n-1 次以下の項にリダクションできることが判る。

$$x^{n+1} \mod g(x) \equiv g_{n-1}x^n + g_{n-2}x^{n-1} + \dots + g_1x^2 + x$$

$$= g_{n-1}(g_{n-1}x^{n-1} + \dots + g_1x + 1) + g_{n-2}x^{n-1} + \dots + g_1x^2 + x$$

$$= (g_{n-1}g_{n-1}+g_{n-2})x^{n-1} + (g_{n-1}g_{n-2}+g_{n-3})x^{n-2} + \dots$$

$$+ (g_{n-1}g_2+g_1)x^2 + (g_{n-1}g_1+1)x + g_{n-1} \qquad (10)$$

5 従って、n 次以上の高次項は、n-1 次以下の項にリダクションした後、 xⁱの係数項間を比較することによって、式(4)または(5)の行列 値を得ることができる。

本発明の特徴の1つは、CRCの演算式を式(9)のように変形し、 次数をECC演算式(3)に適合させることによって、同一の行列値 演算部を利用して、ECC用行列値とCRC用行列値を計算できるよ うにしたことにある。また、本発明の他の特徴は、予め計算されたE CC用行列値とCRC用行列値を選択的に利用することによって、同 一の積和演算部で、ECC符号化/復号化演算とCRC演算を実行で きるようにしたことにある。

15

10

図面の簡単な説明

第1図は、本発明が適用される誤り検出機能と暗号処理機能を備え たパケット通信装置の構成を示すブロック図。

第2図は、CRC誤り検出の符号化、復号化処理を説明するための 20 図。

第3図は、ECC暗号化、復号化処理を説明するための図。

第4図は、行列演算回路30を備えた本発明による演算装置の1実施 例を示すブロック図。

第5図は、行列演算回路30で生成される行列Mの計算値配列を説 25 明するための図。

第6図は、n×nの行列Mの計算値を複数の部分行列に分割して生

成する場合の説明図。

第7図は、ECC用の行列Mを構成する部分行列と入出力データとの関係を説明するための図。

第8図は、CRCとECCに共用される行列値演算部30の1実施 5 例を示す図。

第9図は、第4図に示したコントローラ70が実行するCRC行列 値生成ルーチン100の1実施例を示すフローチャート。

第10図は、コントローラ70が実行するECC用行列値生成ルーチン120の1実施例を示すフローチャート。

10 第11図は、コントローラ70が実行する送信データ処理ルーチン200と受信データ処理ルーチン300を示すフローチャート。

第12図は、送信データ処理ルーチン200における送信データ暗 号化210の詳細を示すフローチャート。

第13回は、送信データ処理ルーチン200におけるCRC生成230の詳細を示すフローチャート。

発明を実施するための最良の形態

第1図は、本発明が適用されるデータ誤り検出機能と暗号処理機能を備えたパケット通信装置のブロック図を示す。

20 パケット通信装置は、コアプロセッサ (P-CORE) 10と、送受信データ処理 部20と、伝送路13に接続された送信部11および受信部12とからなる。 送信部11と受信部12は、伝送路13が無線の場合、A/D、D/A変換 器と、RF (Radio Frequency)処理部とを含み、伝送路13がアナログ有線回 線の場合は、モデム処理部を含む。

25 送受信データ処理部 2 0 は、制御プロセッサ (P-CONT) 2 1 と、暗号符号化 部 (ECC-ENC) 2 2 、誤り検出符号化部 (CRC-ENC) 2 3 、誤り検出復号化部

25

(CRC-DEC) 2 4、暗号復号化部(ECC-DEC) 2 5 と、バッファメモリ(BUF-MEM) 2 6、メモリ(MEM) 2 7からなり、これらの要素は、内部バス 2 9 (2 9 A、 2 9 B) によって相互接続されている。

コアプロセッサ10から出力された送信メッセージ(平文データ)は、バッファメモリ26の送信バッファ領域に一時的に格納され、送信データに機密保持が必要な場合は、送信メッセージが暗号符号化部22で暗号化される。送信メッセージ(平文データまたは暗号化データ)は、誤り検出符号化部23で生成した誤り検出符号を付加した形で、送信部11から伝送路13に送出される。

10 逆に、伝送路13から受信した誤り検出符号付きの受信メッセージ(平文 データまたは暗号化データ)は、受信部12からバッファメモリ26の受信 バッファ領域に一旦格納され、誤り検出復号化部24で受信メッセージの誤 り検出符号の余り演算が行われる。余りがゼロの場合、受信データに誤りが ないものと判断し、受信メッセージから誤り検出符号が除去される。誤り検 15 出符号を取り除いた受信メッセージのデータが暗号文の場合、暗号復号化部 25で平文に戻した後、バッファメモリ26を介してコアプロセッサ10に 転送される。誤り検出およびデータの暗号/復号化に必要な情報は、メモリ 27から読み出され、暗号符号化部22、誤り検出符号化部23、誤り検出 復号化部24、暗号復号化部25は、制御プロセッサ21に制御される。

20 第2図は、誤り検出にCRCを適用した場合の誤り検出符号化部23と 誤り検出復号化部24の動作を示す。

この場合、誤り検出符号化部 2 3 では、送信データを n ビット長(n = 3 2 ビット)のデータブロック b(x) に分割し、データブロック毎に符号化する。先ず、式(6)が示すように、データ b(x)を n ビット左へシフト(x^n ・b(x)の演算)した後、これを予め指定された数値 g(x) で割って(モジュロ演算)、余り r(x)を求める。

15

20

25

$$r(x) \equiv x^{n} \cdot b(x) \mod g(x) \tag{1.1}$$

次に、r(x)をデータ x^n b(x)に加算、すなわち、 $w(x)=x^n \cdot b(x)$ $\oplus r(x)$ の演算を行う。その結果、元のn ビットデータブロックは、2 n ビット長のデータブロック w(x) に変換した形で伝送路に送出される。

一方、受信側の誤り検出復号化部24では、伝送路から受信したデータブロック $w'(x)=x^n\cdot b'(x)$ 田 r'(x)に対して、送信側と同一の数値g(x)でモジュロ演算を実行して、余りを求める。伝送路上で誤りが発生していなければ、次式(12)が成立し、余りc(x)がゼロになる。

$$c(x) \equiv [x^n \cdot b'(x) \oplus r'(x) \mod g(x)]$$

10 =
$$r'(x) \oplus r'(x)$$
 (12)

この場合、受信データ $\mathbf{w}'(\mathbf{x})$ から $\mathbf{r}'(\mathbf{x})$ を除去し、 \mathbf{n} ビット右シフトすることによって、元のデータブロック $\mathbf{b}(\mathbf{x}) = \mathbf{b}'(\mathbf{x})$ を復元できる。尚、伝送路からの受信メッセージ長が $\mathbf{2}$ \mathbf{n} ビットよりも長い場合は、 $\mathbf{2}$ \mathbf{n} ビット長のデータブロック毎に、上述した誤り検出復号化処理が繰り返される。

第3図は、暗号化にECCを適用した場合の暗号符号化部22と暗号復 号化部25の動作を示す。

暗号符号化部 2 2 では、送信データをn ビットのデータブロックに分割し、送信データブロックを多項式b(x)、共通鍵を多項式a(x) とし、既約多項式g(x)でモジュロ演算を実行することにより、式(2)が示す暗号化データc(x)を生成する。

ECC暗号符号化データのブロック長nは、CRCよりも長い160 ビット程度になるため、CRCと同一ハードウェアを適用するために、 送信データブロックb(x)、共通鍵a(x)、既約多項式g(x)をそれぞれC RCビット長に合わせた複数のサブブロック分割して、暗号化処理を 繰り返す。

15

20

25

誤り検出符号が付加された暗号化データは、受信側で誤り検出され、もし、誤りがなければ、誤り検出符号を除去した暗号化データ c(x)に戻される。受信側の暗号復号化部 2 5 では、次式(1 3)が示すように、式(2)のa(x)、b(x)の代わりに秘密鍵 d(x)と受信データ c(x)を適用し、既約多項式 g(x)によってモジュロ演算を実行することによって、復号化されたデータ b(x)を得る。

$$b(x) \equiv d(x) \cdot c(x) \mod g(x) \tag{1.3}$$

本発明の特徴は、上述した誤り検出符号化部23、誤り検出復号化部24、暗号符号化部22、暗号復号化部25に必要なハードウェアを共用することによって、送受信データ処理部20の構成を簡単化したことにある。

第4図は、本発明による送受信データ処理部20の1実施例を示す。

送受信データ処理部 (符号演算装置) 20は、行列値演算部 (MAT-UNIT) 30、積和演算部 (CAL-UNIT) 40、制御部 (CONTROLLER) 70と、バッファメモリ (BUF-NEM) 26、パラメータ格納用のメモリ 27、行列値格納用のメモリ (MAT-MEM) 50、行列値レジスタ (M-REG) 51、演算結果保持メモリ (C-MEM) 52と、パラメータレジスタ (A-REG、G-REG) 201、202、データレジスタ (B-REG) 203、符号レジスタ (C-REG) 204と、EOR 加算回路 53と、一致検出回路 54からなる。

メモリ 2 7 は、CR C演算で必要となるリダクションされた多項式 g'(x)の記憶領域(g'-CRC) 2 7 1 と、E C C演算で必要となる既約多項式 g(x)の記憶領域(g-ECC) 2 7 2、暗号鍵(公開鍵)の記憶領域(E-KEY) 2 7 3 と、復号鍵(秘密鍵)の記憶領域(D-KEY) 2 7 4 とを含む。

また、バッファメモリ26には、コアプロセッサ10から供給された送信メッセージの格納領域(Tx-BUF)261A、暗号化送信メッセージの格納領域(Tx-ENC)262Aと、受信部から供給されたCRC付の受信メッセージの格納領域(Rx-CRC)263B、CRC除去後の暗号化

15

20

25

受信メッセージの格納領域 (Rx-ENC) 2 6 2 B、復号化された受信メッセージの格納領域 (Rx-BUF) 2 6 1 Bとが定義され、コアプロセッサ 1 0 と送受信データ処理部 2 0 との間では、Tx-BUF 領域 2 6 1 Aと Rx-BUF 領域 2 6 1 Bを介してメッセージが送受信される。

本実施例で示した送受信データ処理部(符号演算装置)20の動作モードには、行列値演算モードと、送信データ暗号化モードと、送信データ誤り符号化モードと、受信データ誤り検出モードと、暗号データ復号化モードとがある。これらの動作モードの切替えは、制御部70が行う。

行列値演算モードにおいて、例えば、ECC暗号化用の行列値を生成する 10 場合は、制御部70が、メモリ領域272から読み出した既約多項式 g(x)の 値を G-REG 202に設定し、メモリ領域273から読み出した暗号鍵を A-REG 201に設定した状態で、行列値演算部30を起動する。生成された行列値 は、メモリ50の暗号化用行列領域に保持される。

同様に、ECC復号化用の行列値は、メモリ領域272からG-REG202 に既約多項式g(x)の値を設定し、メモリ領域274からA-REG201に復号 鍵を設定した状態で生成され、行列値演算部30で生成された行列値は、メ モリ50の復号用行列領域に保持される。

CRC用の行列値は、A-REG 201と G-REG 202にメモリ領域271から g'(x) の値を設定した状態で生成され、行列値演算部30で生成された行列値は、メモリ50のCRC用行列領域に保持される。

ここで、A-REG 201と G-REG 202を、例えば、CRC演算用のパラメータ長に合わせて32ビット長とした場合、CRC用の行列値は、これらのレジスタへの1回のパラメータロードで計算できる。しかしながら、ECC演算のパラメータは、CRC演算用のパラメータよりも長いため、ECC暗号化用および復号化用の行列値は、後述するように、メモリ27から既約多項式g(x)と暗号化鍵をそれぞれ32ビット単位で分割して読み出し、レジス

15

タ201、202の設定パラメータを切替えながら、行列値演算を複数回繰 り返すことによって生成される。

送信データ暗号化モードでは、バッファメモリの Tx-BUF 領域から32 ビットのサブブロック単位で読み出した送信データを B-REG 203に 供給し、送信データ暗号化に必要な部分行列値をメモリ50から M-REG 51にロードして、積和演算部40を起動する。この場合、B-REG 203に設定された1つのデータブロックに対して、M-REG 50の内容を切替えながら、複数回の積和演算が繰り返される。

積和演算部40の演算結果は、C-REG レジスタ204に出力される。 C-REG レジスタ204に出力された演算結果は、C-MEM 52に中間演算値として保持される。C-MEM 52は、ECC符号長に応じたビット数の記憶容量を有し、積和演算サイクル毎に、EOR加算回路53によって、新たな演算結果が部分行列と対応した中間演算値に加算される。

ECC符号長に相当する複数サブブロック分の送信データについて暗号化演算処理が完了すると、C-MEM 52の内容が暗号化データとして読み出され、バッファメモリ26のTx-ENC領域262Aに転送される。

上述した積和演算の繰り返しによって、Tx-BUF 領域に格納された1 メッセージ分の暗号化処理が完了すると、動作モードが送信データ誤り 符号化モード (CRC演算モード) に切り替えられる。

送信データ誤り符号化モードでは、MAT-MWO 5 0 から M-REG 5 1 にCR C用の行列値をロードした状態で、バッファメモリ 2 6の Tx-ENC 領域 2 6 2 A から、3 2 ビット単位で暗号化データブロックを読み出し、B-REG レジスタ 2 0 3 と送信部 1 1 に転送する。但し、送信データが暗号化を必要としない場合は、バッファメモリ 2 6の Tx-BUF 領域 2 6 1 A から読み出されたデータブロックが B-REG レジスタ 2 0 3 と送信部 1 1 に供給される。

20

25

積和演算部40は、B-REG レジスタ203のデータブロックと M-REG 51が示すCRC用行列値との積和演算を実行し、演算結果をC-REG レジスタ204に出力する。この場合、C-REG レジスタ204に出力された演算結果は、既に供給済みのデータブロックに付加すべきCRC 符号として、バス29を介して送信部10に転送される。

受信データ誤り検出モードでは、バッファメモリ26のRx-CRC領域263Bから読み出した受信データを対象として、積和演算部40により、B-REGレジスタ203のデータブロックとM-REG51のCRC用行列値との積和演算を実行する。

10 この場合、Rx-CRC 領域 263B には、32 ビットのデータブロック毎に 32 ビットのCR C 符号ブロックを付加した形で、受信データが格納されて いる。従って、受信データの誤りの有無は、例えば、第1 サイクルで32 ビットのデータブロックを読み出してCRC:r(x) を生成し、第2 サイクルで、上記データブロックに続く32 ビットのCRC 行号ブロックを読み出してCRC:r'(x) を生成し、r'(x) と r(x) の一致を確認することによって判定 できる。

上記 r'(x)と r(x)との一致検出は、一致検出回路 5 4 で行われ、検出結果が制御部 7 0 に通知される。制御部 7 0 は、誤り検出を終えたデータブロックをバッファメモリの Rx-ENC 領域 2 6 2 B (非暗号化データブロックの場合は Rx-BUF 領域 2 6 1 B) に転送し、誤りのあるデータブロックは廃棄する。

暗号データ復号化モードでは、Rx-ENC 領域 2 6 2 B から読み出したデータブロックを対象として、積和演算部 4 0 で送信データ暗号化モードと同様の演算を行う。復号化されたデータは、C-MEM 5 2 から Rx-BUF 領域 2 6 1 B に転送される。

第5図は、行列値演算部30で生成される行列Mの1例を示す。

25

行列Mの第1列の値($m_{00}\sim m_{70}$)は、多項式 a(x)の各ビットの値($a_0\sim a_7$)で決まる。

第2列以降の値(m₀₁~m₇₇)は、基本的には

$$m(i, j) = m(i-1, j-1) + g(i) m(0, j)$$
 (14)

10 の関係にあり、各列の第1行目の値(m_{01} 、 m_{02} 、 m_{03} ・・・ m_{07})は、

$$m(0, j) = g(0) m(max, j-1)$$
 (15)

の関係にある。ここで、m(max, j-1)は、第 j-1 列の最終行の行列値を意味している。

ここで、多項式 g(x)の値は、規格で定められた固定値となる。また、 15 E C C 暗号化/復号化の場合、多項式 a(x)は暗号鍵であり、或る期間 内では固定の値(半固定値)となる。また、誤り検出の場合に、a(x) に代えて使用される多項式 g'(x)は、完全な固定値である。従って、これらのパラメータから生成される行列Mは、固定または半固定値となるため、行列値演算部30で一度算出しておけば、演算結果を繰り返し て利用できる。

行列演算部30と積和演算部40の行列演算能力は、ハードウェアの制約から、例えば、16×16または32×32のように限られたサイズ(以下、基本サイズと言う)となる。基本サイズより大きいn×nサイズの行列Mを扱うためには、行列Mを基本サイズをもつ複数の部分行列に分割し、部分行列毎の演算動作を繰り返す必要がある。

第6図は、n×nの行列Mを部分行列M(0,0)~M(I,J)に分割した

例を示す。

10

15

25

ここで、例えば、最初の部分行列M (0,0) における第 2 列(データビット b_1 列)の第 1 行(演算結果 c_0 の行)の行列値m (0,1) は、行列M の左下に位置した部分行列M (I,0) における第 1 列(データビット b_0 の列)の最終行の行列値m (n-1,0) に依存している。図面では省略されている次の部分行列M (1,0) における第 2 列第 1 行の行列値m (k,1) は、上記最初の部分行列M (0,0) における第 1 列最終行の行列値m (k-1,0) に依存している。また、行列M全体における第 1 列(データビット b_0 の列)を除いて、各列では、行列Mの第 1 行目(演算結果 c_0 の行)の値が後続する全ての行(演算結果 $c_1 \sim c_{n-1}$ の行)に反映されている。従って、行列演算部 3 0 で部分行列毎に行列値を生成する場合は、これらの境界条件を考慮したパラメータ設定が必要となる。

第7図は、 160×160 ビットの行列を 32×32 の基本サイズをもつ複数ブロックに分割した場合の部分行列 $M(0,0) \sim M(4,4)$ の配列と、入力データ($B01 \sim B159$)、出力符号($C01 \sim C159$)の関係を示す。

このような部分行列を扱う場合、積和演算部40には、入力データ (B01~B159) が32ビット単位のデータブロック D-0~D-4分割した 形で入力され、出力符号(C01~C159)が32ビット単位の符号ブロック ECC-0~ECC-4に分割した形で出力されることになる。

20 第8図は、ECC行列値を32×32ビットの部分行列毎に生成するようにした行列値演算部30の1実施例を示す。

行列値演算部 $3 \ 0$ は、A-REG $2 \ 0 \ 1$ および G-REG $2 \ 0 \ 2$ の各ビットと対応して用意された複数の $A \ N \ D$ 回路 $3 \ 1 - i$ 、第 $1 \ 0$ セレクタ群 $3 \ 1$ および排他論理和 (EOR) 回路 $3 \ 2 - i$ ($i = 0 \ k$ 、 $k = 3 \ 1$) と、これらの EOR 回路の出力値を保持するための複数ビットの記憶領域 $3 \ 5 - i$ ($i = 0 \ k$) をもつレジスタ $3 \ 5$ とからなる。

20

25

EOR 回路 32-i の第 1 入力には、制御部 70 からの制御信号 S0 で制御されるセレクタ 33-i を介して、A-REG 201 の第 i ビットの値 a i と A N D 回路 31-i の出力値の何れかが選択的に供給される。最初の EOR 回路 32-i ($i=1\sim k$)には、レジスタ 35 に保持された前列前行の行列値 m (i-1, j-1)が第 2 入力として供給される。最初の EOR 回路 32-0 の第 2 入力には、制御部 70 からの制御信号 32 で制御されるセレクタ 37 を介して、固定値 "0" またはレジスタ 35 の最終ビット記憶領域 35-k に保持された前列最終行の行列値 m (31, 35-1)が供給される。

10 セレクタ33-0から出力される部分行列第1行目の行列値は、制 御部70からの制御信号S3で指定される所定のタイミングで、ラッ チ回路34に保持される。

AND回路 31-i には、G-REG 202 の第 i ビットの値 g i が第 1 入力として供給される。最初のAND回路 31-0 の第 2 入力には、セレクタ 36-0 を介して、前列最終行の行列値 m (31, j-1) と上記ラッチ回路 34 に保持された部分行列第 1 行目の行列値の何れかが供給される。他のAND回路 31-i ($i=1\sim k$) の第 2 入力には、セレクタ 36-i を介して、セレクタ 33-0 の出力値またはラッチ回路 34 に保持された部分行列第 1 行目の行列値の何れかが供給される。セレクタ $36-0\sim 36-k$ は第 2 のセレクタ群を構成しており、制御部 70 からの制御信号 8 1 で制御される。

本実施例では、CRC用行列演算とECC用行列演算に共用するために、行列値演算部 30 が、EOR 回路 32-i の出力ビットを保持するためのシフトレジスタ (SHIFT) 38-i と、シフトレジスタ 38-i の出力値とレジスタ領域 35-i の出力値の何れかを選択して次行 EOR 回路 32-(i+1) に供給する第 3 のセレクタ群 39-i (i=0 ~

20

k)を備えている。第3のセレクタ群は、制御信号 S1 で制御される最後のセレクタ39-kを除いて、制御信号 S4 に応じてAポート、Bポートの何れかの入力を選択する。

CRC用の行列値を生成する場合、制御部70は、セレクタ37と 第2セレクタ群36-0~36-kと第3のセレクタ群38-0~38-kが常時Aポート入力を選択するように、制御信号S1、S2、S4を出力する。また、第1セレクタ群33-0~33-kが、行列Mの第1列目の行列値演算サイクルではAポート入力(A-REG出力)、第2列~第k列(k=31)の行列値演算サイクルではBポート入力(AN D回路31-iの出力)を選択するように、制御信号S0が切替えられる。

従って、第1列目の行列値演算サイクルでは、EOR 回路 32-i ($i=0\sim k$) から、A-REG 2 0 1 が示す各ビットの値 $a_0\sim a_{31}$ が生成される。これらのビット値は、レジスタ 3 5 の各記憶領域 3 5 -0 ~ 3 5 -k に設定された後、MAT-MEM 5 0 の C R C 用行列領域、図示した例では M (0,0) の第1列目に記憶される。

次の、第2列目の行列値演算サイクルでは、第1行目のセレクタ3 3-0から、セレクタ36-0で選択された記憶領域35-kが示す前サイクル最終行の行列値 a_{31} とG-REG202が示す第1ビットの値 g_0 との間の論理積を示す値 $(m_{0,1})$ が出力され、EOR 回路32-0に入力される。上記値 $m_{0,1}$ は、第2のセレクタ群36-i(i=1 ~k)を介して他のAND回路31-iにも入力される。従って、第1行目以降のセレクタ33-iからは「 g_i ・ $m_{0,1}$ 」を示す値が出力され、EOR 回路32-iから式(14)が示す行列値が出力される。

25 第2列目~第k列目の各演算サイクルで、上記と同様の演算動作を 繰り返すことによって、CRC用行列領域M(0,0)に式(14)、(1

15

5) に従った行列値を生成することができる。

一方、ECC用の行列値を生成する場合は、第3のレジスタ群39 ーi ($i=0\sim k$) にBポート入力を選択させた状態で、A-REG201 の設定パラメータを入れ替えながら、行列Mの第1列目の行列値演算 サイクルが繰り返される。これらの演算サイクルで、レジスタ35に $a0\sim a31$ 、 $a32\sim a63$ 、… $a128\sim a159$ の値が次々と生成され、部分行列M (0,0)、M(1,0)、…M(4,0) の第1列目に記憶される。

この時、最初のシフトレジスタ38-0には、 a_0 、 a_{32} 、 a_{64} 、 a_{96} 、 a_{128} のビット値が保持され、次のシフトレジスタ38-1には、 a_1 、 a_{33} 、 a_{65} 、 a_{97} 、 a_{129} のビット値、最後のシフトレジスタ38-11 には、 a_{31} 、 a_{63} 0 に a_{92} 0 に a_{127} 0 に a_{159} 0 に

第1列目の行列値演算が終了すると、制御信号S 0 と制御信号S 2 によって、第1セレクタ群 3 3 - i とセレクタ 3 7 がそれぞれのBポート入力を選択するように切替える。この時点では、レジスタ 3 5 の記憶領域 3 5 - k には、行列値 $m_{31,j-1}$ としてパラメータ値" a_{159} "が設定されている。

以下、G-REG 2 0 2 の設定値を入れ替えながら、部分行列M (0,0)、M (1,0)、…M (4,0) の第1列目の行列値演算サイクルを繰り返す。

G-REG 2 0 2 に第1ブロックのパラメータ値g₀~g₃₁を設定した演算サイクルでは、制御信号S 1 の切替えによって、第2セレクタ群36-iと、第2セレクタ群の最後のセレクタ39-kにAポート入力を選択させ、セレクタ33-0の出力値"g₀・a₁₅₉"を他の行のAND回路31-iに入力する。また、制御信号S 3で与えるラッチ指令によって、上記セレクタ33-0の出力値"g₀・a₁₅₉"をラッチ回路34に記憶する。この時、EOR回路32-jには、シフトレジス

19



タ38-(j-1)から出力された前列前行のビット値m(0, j-1)が入力されるため、式(14)、(15)に従った第2行目の行列値m_{0,1}~m_{31、1}が生成され、これらの値が、シフトレジスタ38-0~38-kとMAT-MEM 50のECC用部分行列M(0,0)の第2列目に記憶される。 G-REG 202に第1ブロック(g₃₂~g₆₃)~第4ブロック(g₁₂~g₁₅₉)のパラメータ値を設定した状態で行われる各演算サイクルでは、制御信号S1との切替えによって、第2セレクタ群36-iと、第3セレクタ群の最後のセレクタ38-kにBポート入力を選択させる。すなわち、部分行列M(1,0)~M(4,0)の行列値に、上記ラッチ回路34に記憶された"g₀・a₁₅₉"を反映させる。これによって、式(14)、(15)に従った第1行目の行列値(m_{32,1}~m_{63、1})~(m_{127,1}~m_{159、1})が次々と生成され、MAT-MEM 50の部分行列M(1,0)~M(4,0)の第2列目に記憶される。

部分行列M(0,0)、M(1,0)、…M(4,0)の第3列目~第32列目の行列値は、上述した第2列目と同様の手順を繰り返すことによって生成でされる。残りの部分行列M(0,1)、M(1,1)、…M(4,4)では、第1列から第32列までの全ての行列値演算にG-REG202の設定値を利用し、部分行列M(0,0)、M(1,0)、…M(4,0)の第2列目以降の演算サイクルと同様の手順を繰り返す。

第9図は、第8図に示した行列値演算部30を制御対象として制御部70が実行するCRC行列値生成ルーチン100の1実施例を示す。CRC行列値生成ルーチン100では、列を指定するためのパラメータiを初期値0、最後の列を示すパラメータ jmax の値を「31」に設定(ステップ101)した後、メモリ領域271から読み出したg'-CRCの値をA-REG201とG-REG202にロードする(ステップ1

0 2 、1 0 3)。次に、制御信号 S1~S4 の発生パターンを単一行列モ

15

20

ードに設定する。ここで、単一行列モードは、行列値の演算が基本サイズ32×32ビットの単一の部分行列で完了することを意味しており、このモードでは、制御信号S1、S2、S4は、第2、第3のセレクタ群36-i、39-i($i=0\sim k$)とセレクタ37に常時Aポート入力を選択させた状態となり、制御信号S3は、ラッチ信号を全く発生しない状態となる。

次に、パラメータ j の値をインクリメントし(109)、jの値を jmax と比較する(110)。j > jmax となっていた場合は、このルー チンを終了し、そうでなければ、パラメータ j が示す次列の行列値を EOR 回路 32 - i により演算し(111)、第 j 列の演算結果をCRC 用の行列領域に記憶する(112)。この後、ステップ109に戻り、 j > jmax となる迄、同様の動作を繰り返す。

CRC用の行列Mのサイズは、行列値演算部 30 が扱う基本サイズ となっているため、上述したように、 $j=0\sim jmax$ の行列値の演算を 繰り返すことによって、積和演算部 40 が必要とする全ての行列値を 生成できる。

第10図は、第8図に示した行列値演算部30を制御対象として制 25 御部70が実行するECC行列値生成ルーチン120の1実施例を示 す。

次に、制御信号 S1、S2、S3、S4 の発生パターンを部分行列モードに設定する。ここで、部分行列モードは、行列値の演算が複数の部分行列に分割して実行されることを意味しており、このモードでは、制御信号 S1 は、第 2 セレクタ群 3 6 - i (i = 0 - k) とセレクタ 3 9 - kが、部分行列M(0, J)の演算サイクルではAポート入力、その他の部分行列M(I, J)(但し、 $I=1\sim4$)の演算サイクルではBポート入力を選択するように切替えられ、制御信号 S2 は、セレクタ 3 7 が、部分行列M(I, 0)(但し、 $I=0\sim4$)の第 1 列の演算サイクルではAポート入力、その後はBポート入力を選択するように切替えられる。

15 また、制御信号 S3 は、部分行列M (0, J) の各列の演算サイクルでラッチ信号を発生し、ラッチ回路 3 4 にセレクタ 3 3 - 0 の出力値を保持させる。ラッチ回路 3 4 の出力値は、部分行列M (1, J) \sim M (4, J) の演算サイクルでは不変となる。制御信号 S4 は、第 3 セレクタ群 3 9 - i $(i=0\sim k-1)$ に常時、Aポート入力を選択させる。

先ず、制御信号 SO によって、第1セレクタ群33-i(i=0~k)に A-REG 201の出力(Aポート入力)を選択させ(123)、メモリ27の E-KEY 領域273から A-REG 201に暗号鍵の第 I ブロック KEY(I)をロードする(124)。この時、EOR 回路32-i(i=0~k)は、KEY(I)が示す32ビットのパラメータに従って、部分行列M
 (I, J)の第1列の行列値を演算する(125)。この演算結果は、シフトレジスタ38とレジスタ35に保持した後、MAT-MEM 50に定義され

たECC用部分行列領域M(I, J)の第j列に記憶される(126)。

次に、パラメータ I の値をインクリメントし(127)、 I の値を Imax と比較する(128)。 I > Imax でなければ、ステップ124に 戻って、E-KEY 領域273から暗号鍵の次のブロック KEY(I)を A-REG 201にロードし、同様の動作を繰り返す。

I > I max となった場合は、制御信号 S0 の状態を切替えて、第 1 セレクタ群 3 3 に G-REG 2 0 2 の出力(Bポート入力)を選択させ(1 3 0)、パラメータ I を初期値 0 に戻し、パラメータ I の値をインクリメントする(1 3 3)。

次に、パラメータ j の値を jmax と比較し(134)、 j > jmax でな 10 ければ、メモリ 2 7 の g - ECC 領域 2 7 2 から A-REG 2 0 1 に多項式 g (x)の第 I ブロック g -ECC(I)をロードする(135)。これによって、 EOR 回路 32-i ($i=0\sim k$) で、g-ECC(I) が示す 32 ビットのパ ラメータに従った部分行列M(I, J)の第j列の行列値が演算される(1 36)。演算結果は、レジスタ35に保持した後、MAT-MEM 50に定義 15 されたECC用部分行列領域M(I,J)の第 j 列に記憶される(1 3 7)。 次に、パラメータ I の値をインクリメントし (138)、 I の値を Imax と比較する(139)。 I > Imax でなければ、ステップ135に 戻って、E-KEY 領域 2 7 3 から g (x) の次のブロック g-ECC(I)を A-REG 201にロードし、同様の動作を繰り返す。ステップ139でI>Imax 20 となった場合は、ステップ133に戻り、パラメータIを初期値0に 戻し、パラメータjの値をインクリメントして、次列の行列値につい て上記と同様の手順を繰り返す。

ステップ134で j > jmax となった場合、ステップ140に進み、
25 パラメータ j と I の値を初期値 0 に戻し、パラメータ J の値をインク
リメントする。これによって、次列の部分行列M(I, J)が演算対象とな

10

15

る。パラメータ」の値を Jmax と比較し(1 4 1)、 J > Jmax となっていた場合は、このルーチンを終了する。 J > Jmax でなければ、ステップ135に進む。これによって、部分行列M(0, J) ~ M(4, J) 内の第1列から第32列について、上述した行列値の演算動作が繰り返される。尚、上記ステップ133~141の実行過程で、部分行列M(0, J)の各列の演算サイクルで、制御信号S3で与えるラッチ指令によって、行列Mの第1行目の行列値がラッチ回路34に保持され、この値が後続

各列の演算サイクルで、制御信号 S3 で与えるラッチ指令によって、行列Mの第1行目の行列値がラッチ回路 3 4に保持され、この値が後続する部分行列M(1, J)~M(4, J)の各演算サイクルでAND回路 3 1 -0~3 1-kに供給される。また、第8図に示した第1行の EOR 回路 3 2-0には、レジスタ 3 5 の最後の記憶領域 3 5-k から出力される前列最終行の行列値が供給されているため、第6図で説明した部分行列間の境界条件を満たすことができる。

・以上、ECC暗号化用の行列値生成ルーチンについて説明したが、 ブロック KEY(I)として、メモリ27の D-KEY 領域から読み出した復号 鍵を適用すれば、ルーチン120と同様の制御手順でECC復号化用 の行列値を生成できる。

第11図の(A)と(B)は、積和演算部40を制御対象として制御部70が実行する送信データ処理ルーチン200と受信データ処理ルーチン300のフローチャートを示す。

20 送信データ処理ルーチン200は、バッファメモリ26のTx-BUF領域261Aから読み出した送信データ(送信メッセージ)の暗号化処理(210)と、Tx-ENC領域262Aから読み出した暗号化データについてのCRC生成/送信処理(230)とからなる。但し、送信データの暗号化が不要の場合は、Tx-BUF領域261Aから読み出した送信データを処理対象として、CRC生成/送信処理(230)が実行される。

10

25

一方、受信データ処理ルーチン300は、バッファメモリ26の Rx-CRC 領域263Bに蓄積された受信データについてのCRC生成処理 (310)と、CRCチェック (320)の結果、誤りなしと判定された受信データを対象とした復号化処理 (330)とからなる。復号化処理 (330)では、受信データが暗号化データか否かを判定し、暗号化データでなければ、受信データをそのまま Rx-BUF 領域161Bに転送し、暗号化データの場合には、これを復号化した後、Rx-BUF 領域161Bに転送する。CRCチェックの結果、誤りが検出された受信データについては、例えば、上位装置であるコアプロセッサ10へのエラー通知などのエラー処理 (350)が実行される。

上記送信データ処理ルーチン200と受信データ処理ルーチン30 0は、メッセーシ単位で交互に実行される。

第12図は、送信データの暗号化処理210の1実施例を示すフローチャートである。

15 制御部70は、Tx-BUF領域261Aから送信メッセージのヘッダ部を読み出し(211)、ヘッダ部が示すデータ長Lから、送信データを暗号化データのブロック長、この例では160ビット単位で分割した場合のブロック数 Nmax を計算し、暗号化処理の繰り返し回数を示すパラメータnの値を初期値1に設定する(212)。本実施例では、20 ヘッダ部は暗号化の対象外とし、Tx-ENC領域262Aに転送する(213)。

先ず、部分行列M(I, J)を指定するためのパラメータ I、Jの値を初期値 0 に設定し(2 1 4)、Tx-BUF 領域 2 6 1 A から、送信データの n 番目のデータブロックを 3 2 ビット単位で読み出し、B-REG 2 0 3 に転送する(2 1 5)。ここでは、B-REG 2 0 3 に読み出された 3 2 ビットのデータブロックを D(n)-Jで表す。最初に読み出されたデータブロ

ック D(n)-0 は、第7図におけるデータ D-0 に相当し、その次に読み出されるデータブロック D(n)-1 は、データ D-1 に相当する。

次に、メモリ 5 0 から M-REG 5 1 に暗号化用の部分行列M(I, J)をロード(216)し、積和演算部 4 0 を起動すると(217)、C-REG 5 2 0 4 に部分行列M(I, J)とデータ D(n)-Jとの積和演算結果が出力される。部分行列M(0,0)を使用した最初の積和演算では、第7図に示したC0~C31の値が求まる。この値は、ECC符号の部分計算値に過ぎないため、C-MEM 5 2の ECC-I 領域の既演算値にEOR加算する(218)。C-MEM 5 2には、部分行列M(I, J)のパラメータ Jと対応して、3 2 ビット長の符号値記憶領域 ECC-0~ECC-4 が用意してあり、各領域の初期値は 0 となっている。

パラメータ I の値をインクリメントし(219)、 I > 4 か否かを判定する(220)。 I の値が 4 以下であれば、ステップ 2 1 6 に戻り、上述した動作を繰り返す。これによって、データ D-0 と部分行列 $M(1,0)\sim M(4,0)$ の積和演算が次々と実行され、演算結果 $C32-C63\sim C128-C159$ が C-MEM 5 2 の $ECC-1\sim ECC-4$ の既演算値に E O R 加算される。

実行され、各積和演算の結果が C-MEM 5 2 の ECC-0~ECC-4 に次々と E O R 加算される。

パラメータ J の値が J > 4 となった時、C-MEM 5 2 の内容(ECC-0~ECC-4)は、160ビット長送信データについての暗号化結果を示している。従って、C-MEM 5 2 の内容をバッファメモリの Tx-ENC 領域 2 6 2 Aに転送し(2 2 3)、C-MEM 5 2 の ECC-0~ECC-4をクリア(2 2 4)した後、パラメータ n の値をインクリメントする(2 2 5)。 n の値を最大値 Nmax と比較し(2 2 6)、n > Nmax でなければ、ステップ 2 1 4 に戻って、次の160ビット長の送信データ D(n)を対象として、暗号化処理を繰り返す。n > Nmax となった時点で、1 つの送信メッセージの暗号化が完了する。

第13図は、CRC生成/送信処理(230)の1実施例を示すフローチャートである。

CRC生成/送信処理(230)では、Tx-ENC領域26.2Aから3 2ビット単位で暗号化データを読み出して、CRCを生成する。ここでは、暗号化された送信データを対象として説明するが、送信メッセージを暗号化することなく送出する場合は、Tx-BUF領域261AのデータをCRCの生成対象とすればよい。

先ず、Tx-ENC 領域 2 6 2 Aから送信メッセージのヘッダ部を読み出 20 し、送信部 1 1 に転送する (2 3 1)。次に、暗号化データの長さ K を 3 2 ビット単位で読み出した場合のデータブロック数 Nmax を計算し、 処理の繰り返し回数を示すパラメータ n の値を初期値 "1"に設定する (2 3 2)。

メモリ 5 0 から M-REG 5 1 に C R C 用の行列値 M をロード (2 3 3) 25 した後、Tx-ENC 領域 2 6 2 A から暗号化送信データの最初のデータブロック D(n)を読み出し、送信部 1 1 と B-REG 2 0 3 に転送する (2 3

15

20

25

4)。この状態で積和演算部40を起動すると(235)、C-REG 20 4にCRC用行列MとデータD(n)との積和演算結果C0~C31が出力される。

CRC生成の場合、積和演算部40の一回の起動でデータブロック D(n)に付加すべきCRC符号が生成できるため、C-REG 204の内容を 送信部11に送信し(236)、パラメータnの値をインクリメント して(237)、nの値をNmaxと比較する(238)。nがNmax以下の場合はステップ234に戻って、Tx-ENC領域262Aから次のデータブロックD(n)を読み出し、上述した動作を繰り返し、n>Nmaxと なった時、1メッセージ分のCRC生成処理を終了する。

第11図に示した受信データ処理ルーチン300におけるCRC生成処理310は、第13図で説明した送信データのCRC生成ルーチンにおいて、読み出すべきデータブロックの記憶領域をTx-ENC領域262AからRx-CRC領域263Bに変更し、ヘッダとデータブロックとCRCの転送先を送信部11からバッファメモリのRx-ENC領域262B(平文受信データの場合はTx-BUF領域261B)に変更すればよい。

また、受信データの復号化処理330は、Rx-ENC領域262Bから 読み出したデータブロックをメモリ50からM-REG51にロードした 復号化用の部分行列で積和演算処理すればよいため、基本的には、第 12図で説明した送信データ暗号化ルーチンと同様の手順となる。

以上の実施例では行列値演算部30で生成したCRC用、ECC用の行列をメモリ (MAT-MEM) 50に格納しておき、CRC生成とECC暗号化/復号化処理を行う時、積和演算部40が必要とする行列の値をMAT-MEM 50からM-REG 51に適宜ロードするようにしたが、M-REG 51をCRC用、ECC暗号化用、復号化用の専用レジスタとして用意しておき、行列値演算部30で生成した行列値をこれらの専用レジ

スタに直接ロードするようにしてもよい。この場合、積和演算部40に接続すべき M-REG 51を切替えることによって、CRC生成とECC暗号化/復号化処理を高速に行うことが可能になる。

また、実施例では、行列値演算部で生成する行列の基本サイズを3 2×32としたが、これを8×8、または16×16のように小型化した場合、CRC用の行列も部分行列モードで生成することになる。この場合、CRC行列値生成ルーチン100に、第10図で説明したECC行列値生成ルーチン120と同様の制御手法を採用すればよい。本発明によれば、予め用意した行列値を利用することによって、送受信データの誤り検出に必要なCRC符号を高速に生成できる。また、CRC用の行列を生成する行列値演算部を利用して、ECC暗号化用および復号化用の行列値を迅速に生成できる。従って、安全性を高めるために暗号鍵を適宜変更したい場合に、外部から暗号鍵データを与えて、制御部70にECC行列生成ルーチンを実行させることにより、

暗号鍵に応じた新たな行列値を容易に生成することが可能となる。

産業上の利用可能性

15

20

本発明によれば、誤り検出符号生成と暗号化処理にハードウェア(行列値演算部と積和演算部)を共用できるため、コンパクトなパケット通信装置を提供できる。また、暗号化/復号化処理に必要な行列値をパケット通信装置内で生成できるため、暗号鍵変更が容易であり、送受信データの安全性を向上できる。

請求の範囲


- 1. それぞれ所定ビット長のパラメータが設定される第1、第2レジスタ(201、202)と、符号化すべきデータが設定される第3レジスタ(203)と、上記第1、第2レジスタの設定値から行列値を生成する行列値演算部(30)と、上記行列値演算部で生成された行列値を保持する行列値レジスタ(51)と、上記行列値レジスタが保持する行列値と上記第3レジスタに設定されたデータとの積和演算を実行する積和演算部(40)とを有し、
- 10 上記第1、第2レジスタの設定パラメータを変えることによって、 上記行列値演算部で誤り検出用の行列値と暗号化用の行列値を選択的 に生成し、上記行列値レジスタに保持する行列値を切替えることによ って、上記積和演算部で誤り符号化演算と暗号化演算を選択的に行う ことを特徴とする符号演算装置。
- 2. 少なくとも一方にn次多項式の係数値データが設定される第1、第2レジスタ(201と202)と、符号化すべきデータが設定される第3レジスタ(203)と、上記第1、第2レジスタの設定値からn×nの行列値を生成する行列値演算部(30)と、上記行列値演算部で生成された行列値を保持する行列値レジスタ(51)と、上記行の値レジスタが保持する行列値と上記第3レジスタに設定されたデータとの積和演算を実行する積和演算部(40)とを有し、


上記第3レジスタに送信データまたは受信データを供給することに よって、上記積和演算部から符号化データを得るようにしたことを特 徴とする符号演算装置。


25 3. 前記行列値演算部で誤り検出用の行列値を生成し、前記積和演算 部から前記第3レジスタの設定データと対応する誤り検出符号を得る


ことを特徴とする請求項2に記載の符号演算装置。

- 4. 前記第1、第2レジスタに、ガロア体のn次の多項式g(x)の最高次nの係数を除いた係数データ(g')を設定し、前記積和演算部から、前記第3レジスタの設定データに対する多項式g(x)を法(mod)とするCRC符号を得ることを特徴とする請求項3に記載の符号演算装置。
- 5. 前記行列値演算部で暗号化用の行列値を生成し、前記積和演算部から前記第3レジスタの設定データの暗号化符号を得ることを特徴とする請求項2に記載の符号演算装置。
- 10 6. ガロア体の n 次既約多項式 g (x) の係数データと暗号鍵データを記憶するための第1メモリと、上記メモリから係数データと暗号鍵データをそれぞれ複数のデータブロックに分割して読み出し、前記第1、第2レジスタに設定する制御部 (70)と、複数の部分行列値を記憶するための第2メモリとを備え、
- 15 前記行列値演算部 (30) でn×nの複数の部分行列値を生成し、 上記制御部の制御の下で、上記行列値演算部で生成された部分行列値 を上記第2のメモリに記憶しておき、上記第2のメモリから前記行列 値レジスタ (51) に部分行列値を選択的にロードし、前記積和演算 部で前記第3レジスタの設定データと複数の部分行列値との積和演算 を繰り返すことによって、前記暗号化符号を得ることを特徴とする請 求項5に記載の符号演算装置。
 - 7. 前記積和演算部で生成された積和演算結果を中間演算値として保持されている既演算値に排他的論理和加算し、新たな中間演算値として保持するための手段を(52、53)有することを特徴とする請求項6に記載の符号演算装置。









第5図

	p	ģ	p ₂	b3	b ₄	p2	9q	p ₂
S	c ₀ m ₀₀ =a ₀	m ₀₁ =9 ₀ m ₇₀	m ₀₂ =g ₀ m ₇₁	m ₀₃ =9 ₀ m ₇₂	m ₀₄ =g ₀ m ₇₃	m ₀₅ =g ₀ m ₇₄	m ₀₆ =g ₀ m ₇₅	m ₀₇ =9 ₀ m ₇₆
ठ	m ₁₀ =a ₁	m ₁₁ =m ₀₀ +g ₁ m ₀₁	c ₁ m ₁₀ =a ₁ m ₁₁ =m ₀₀ +g ₁ m ₀₁ m ₁₂ =m ₀₁ +g ₁ m ₀₂ m ₁₃ =m ₀₂ +g ₁ m ₀₃ m ₁₄ =m ₀₃ +g ₁ m ₀₄ m ₁₅ =m ₀₄ +g ₁ m ₀₅ m ₁₆ =m ₀₅ +g ₁ m ₀₆ m ₁₇ =m ₀₆ +g ₁ m ₀₇	m ₁₃ =m ₀₂ +g ₁ m ₀₃	m ₁₄ =m ₀₃ +g ₁ m ₀₄	m ₁₅ =m ₀₄ +g ₁ m ₀₅	m16=m05+91m06	m ₁₇ =m ₀₆ +g ₁ m ₀₇
22	m ₂₀ =a ₂	m21=m10+92m01	c2 m20=a2 m21=m10+92m01 m22=m11+92m02 m23=m12+92m03 m24=m13+92m04 m25=m14+92m05 m26=m15+92m06 m27=m16+92m07	m23=m12+92m03	m ₂₄ =m ₁₃ +g ₂ m ₀₄	m25=m14+92m05	m26=m15+g2m06	m27=m ₁₆ +92m ₀₇
္မ	m30=a3	m31=m20+g3m01	c ₃ m ₃₀ =a ₃ m ₃₁ =m ₂₀ +g ₃ m ₀₁ m ₃₂ =m ₂₁ +g ₃ m ₀₂ m ₃₃ =m ₂₂ +g ₃ m ₀₃ m ₃₄ =m ₂₃ +g ₃ m ₀₄ m ₃₅ =m ₂₄ +g ₃ m ₀₅ m ₃₆ =m ₂₅ +g ₃ m ₀₆ m ₃₇ =m ₂₆ +g ₃ m ₀₇	m ₃₃ =m ₂₂ +g ₃ m ₀₃	m ₃₄ =m ₂₃ +g ₃ m ₀₄	m ₃₅ =m ₂₄ +g ₃ m ₀₅	m ₃₆ =m ₂₅ +g ₃ m ₀₆	m ₃₇ =m ₂₆ +9 ₃ m ₀₇
24	m40=a4	m41=m30+94m01	C4 m46=a4 m41=m30+g4m01 m42=m31+g4m02 m43=m32+g4m03 m44=m33+94m04 m45=m34+g4m05 m46=m35+g4m06 m47=m36+94m07	m43 ^m 32 ⁺ 94 ^m 03	m44=m33+94m04	m45=m34+94m05	m ₄₆ =m ₃₅ +g ₄ m ₀₆	m ₄₇ =m ₃₆ +g ₄ m ₀₇
ક	m ₅₀ =a ₅	m51=m40+95m01	c ₅ m ₅₀ =a ₅ m ₅₁ =m ₄₀ +g ₅ m ₀₁ m ₅₂ =m ₄₁ +g ₅ m ₀₂ m ₅₃ =m ₄₂ +g ₅ m ₀₃ m ₅₄ =m ₄₃ +g ₅ m ₀₄ m ₅₅ =m ₄₄ +g ₅ m ₀₅ m ₅₆ =m ₄₅ +g ₅ m ₀₆ m ₅₇ =m ₄₆ +g ₅ m ₀₇	m ₅₃ =m ₄₂ +g ₅ m ₀₃	m ₅₄ =m ₄₃ +g ₅ m ₀₄	m55=m44+95m05	m ₅₆ =m ₄₅ +g ₅ m ₀₆	m ₅₇ =m ₄₆ +95m ₀₇
ဗ္	m ₆₀ =a ₆	m ₆₁ =m ₅₀ +g ₆ m ₀₁	c6 m60=a6 m61=m50+g6m01 m62=m51+g6m02	m ₆₃ =m ₅₂ +g ₆ m ₀₃	m ₆₃ =m ₅₂ +g ₆ m ₀₃ m ₆₄ =m ₅₃ +g ₆ m ₀₄ m ₆₅ =m ₅₄ +g ₆ m ₀₅ m ₆₆ =m ₅₅ +g ₆ m ₀₆ m ₆₇ =m ₅₆ +g ₆ m ₀₇	m ₆₅ =m ₅₄ +g ₆ m ₀₅	m ₆₆ =m ₅₅ +g ₆ m ₀₆	m ₆₇ =m ₅₆ +g ₆ m ₀₇
5	m ₇₀ =a ₇	m71=m60+97m01	C7 m70=a7 m71=m60+g7m01 m72=m61+g7m02 m73=m62+g7m03 m74=m63+g7m04 m75=m64+g7m05 m76=m65+g7m06 m77=m66+g7m07	m ₇₃ =m ₆₂ +g ₇ m ₀₃	m ₇₄ =m ₆₃ +g ₇ m ₀₄	m ₇₅ =m ₆₄ +g ₇ m ₀₅	m ₇₆ =m ₆₅ +g ₇ m ₀₆	m77=m ₆₆ +g7m ₀₇


 $m_{n-1,j} = m_{n-2,j-1} + g_{n-1} m_{0,j} \mid m_{n-1,j+1} = m_{n-2,j} + g_{n-1} m_{0,j+1}$ m_{n-2, j+1} = m_{n-3, j}+g_{n-2}m_{0, j+1} $m_{1, j+1} = m_{0, j} + g_1 m_{0, j+1}$ $m_{0, j+1} = m_{n-1, j}$ M (0, J) $m_{n-2, j} = m_{n-3, j-1} + g_{n-2} m_{0, j}$ $m_{1,j} = m_{0,j-1} + g_1 m_{0,j}$ $m_{0, j} = m_{n-1, j-1}$ ق 第6図 $m_{n-1,1} = m_{n-2,0} + g_{n-1} m_{0,1}$ $m_{n-2,1} = m_{n-3,0} + g_{n-2} m_{0,1}$ $m_{1,1} = m_{0,0} + g_1 m_{0,1}$ $m_{0,1} = m_{n-1,0}$ مَ M (0, 0) m_{n-2,0} = a_{n-2} m_{n-1,0} = a_{n-1} M (I, 0) m_{0,0} = a₀ m1,0 = a1 တို C_{n-1} ပိ

第7図


			D-0	D-1 ک	D-2	D-3	D-4
			B0-B31	B31-B63	B64-B95	B96-B127	B128-B159
٠		Г					
ECC-0	C31-C0		M (0, 0)	M (0, 1)	M (0,2)	M(0,3)	M (0, 4)
ECC-1	C63-C32		M (1,0)	M(1,1)	M(1,2)	M(1,3)	M(1,4)
ECC-2	C95-C64		M (2, 0)	M(2,1)	M(2,2)	M(2,3)	M (2, 4)
ECC-3	C127-C96		M(3,0)	M(3,1)	M(3,2)	M(3,3)	M (3,4)
ECC-4	C159-C128		M (4, 0)	M (4, 1)	M(4,2)	M(4,3)	M (4,4)



8/13




第9図






第10図






第11図






第12図



第13図



A. CLASS	IFICATION OF SUBJECT MATTER C1 G09C1/00, H03M13/15, H04L9	/30, G06F11/10	·			
According to	o International Patent Classification (IPC) or to both nat	ional classification and IPC				
	S SEARCHED					
Minimum do	ocumentation searched (classification system followed b Cl ⁷ G09C1/00, H03M13/15, H04L9	y classification symbols) /30, G06F11/10	,			
	ion searched other than minimum documentation to the	output that much documents are included	in the fields searched			
Jitsu Kokai	yo Shinan Koho 1922—1996 L Jitsuyo Shinan Koho 1971—2002	Toroku Jitsuyo Shinan Koho Jitsuyo Shinan Toroku Koho	5 1994–2002 5 1996–2002			
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)						
C. DOCUI	C. DOCUMENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.			
Y	WO 91/20028 A1 (MASTROVITO, 1 31 May, 1991 (31.05.91), Full text; Figs. 1 to 4 & AU 8076591 A & SE	Edoardo), 9002124 A	1-7			
Y	Y Kazue SHIBA, Shin'ichi KAWAMURA, Jun SHINBO, "GF(2 ^m) Ensan oyobi Seisu Ensan o Shori Kano na Hybrid Coprocessor no Teian", 1999nen Ango to Joho Security Symposium Yokoshu, 26 January, 1999 (26.01.99), Volume II of II, pages 819 to 824					
Y	<pre>JP 2001-56640 A (Toyo Communication Equipment Co., Ltd.), 27 February, 2001 (27.02.01), Full text; Figs. 1 to 4 (Family: none)</pre>					
Further documents are listed in the continuation of Box C. See patent family annex.						
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 20 September, 2002 (20.09.02) "T" later document published after the international filing priority date and not in conflict with the application understand the principle or theory underlying the in document of particular relevance; the claimed inversors document of particular relevance; the cl			he application but cited to derlying the invention cannot be ered to involve an inventive e claimed invention cannot be claimed invention cannot be p when the document is h documents, such in skilled in the art family			
	nailing address of the ISA/ anese Patent Office	Authorized officer				
Faceimila N	lo.	Telephone No.				



ategory*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 7-50595 A (Toshiba Corp.), 21 February, 1995 (21.02.95), Full text; Figs. 1 to 15 & DE 69414631 C & EP 620654 A & US 5517509 A	1-7
	_	
	·	
•		
	·	·
	·	

Form PCT/ISA/210 (continuation of second sheet) (July 1998)



A. 発明σ	属する分野の分類	(国際特許分類	(I	PC))
--------	----------	---------	-----	-----	---

Int. C17 G09C1/00 H03M13/15 H04L9/30 G06F11/10

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. C17 G09C1/00 H03M13/15 H04L9/30 G06F11/10

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2002年

日本国登録実用新案公報

1994-2002年

日本国実用新案登録公報

1996-2002年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連する	ると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	WO 91/20028 A1 (MASTROVITO, Edoardo) 1991.05.31 全文, FIG.1-4 & AU 8076591 A & SE 9002124 A	1 – 7
Y	斯波万恵,川村信一,新保淳; "GF (2™) 演算及び整数演算を 処理可能なハイブリッド・コプロセッサの提案" 1999年暗号と情報セキュリティシンポジウム予稿集, 1999.01.26, Volume Ⅱ of Ⅱ,	1 – 7

区欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示す もの

p. 819 - 824

- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「〇」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

20.09.02

国際調査報告の発送日


08.10.02

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP) 郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員) 青木 重徳



電話番号 03-3581-1101 内線 3597





国際出願番号 PCT/JP02/06166

C(続き).	関連すると認められる文献	T seeds > =
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 2001-56640 A·(東洋通信機株式会社) 2001.02.27,全文,図1-4 (ファミリーなし)	1-7
Y	JP 7-50595 A(株式会社東芝) 1995.02.21 全文,図1-15 & DE 69414631 C & EP 620654 A & US 5517509 A	1-7